PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-122442

(43) Date of publication of application: 29.06.1985

(51)Int.CI.

G06F 12/02 G11C 7/00

(21)Application number: 58-229221

(71)Applicant : CANON INC

(22)Date of filing:

06.12.1983


(72)Inventor: TAKEDA TAKASHI

11 11

(54) MEMORY PROCESSING UNIT

(57)Abstract:

PURPOSE: To attain high-speed memory access by simple programming by designating an address of a memory and conducting memory access by a counter controlled by a memory read/write signal of a controller. CONSTITUTION: A data bus 1a is connected to an RAM3 via a latch 8. An IO address of a CPU1 is assigned to the latch 8 and selected by the CPU1 via a signal line 2b. That is, the CPU1 accesses the RAM via the latch 8 having a fixed IO address. On the other hand, an address bus 2c of the RAM3 is connected to an output of a counter 6, the counter 6 is incremented by 1 by a read/write signal of the memory via the signal line 2a and the address of the RAM3 is designated by the output.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60 - 122442

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和60年(1985)6月29日

G 06 F 12/02 G 11 C 7/00 6974-5B 6549-5B

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

メモリ処理装置

②特 願 昭58-229221

塑出 願 昭58(1983)12月6日

⑦発 明 者

武 田

俊

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

⑪出 願 人 キャノン株式会社

東京都大田区下丸子3丁目30番2号

砂代 理 人 弁理士 加 藤 卓

月 何

1. 発明の名称

メモリ処理装置

2. 特許請求の範囲

制御装置によりメモリ内容を順次アクセスする メモリ処理装置において、前記制御装置のメモリ リード/ライト信号により制御されるカウンタ手 段により前記メモリのアドレスを指定しメモリア クセスを行なうことを特徴とするメモリ処理装置。

3 . 発明の詳細な説明

[技術分野]

本発明はメモリ処理装置に係り、さらに詳細にはデータ圧縮などメモリの高速アクセスに用いられるメモリ処理装置に関する。

[從来技術]

従来のこの様のメモリ処理装置は、第1図(A)に示すようにマイクロプロセッサなどから成る制御装置としてのCPU(中央損算処理装置)1にデータバス1a、アドレスバス1bを介

して R O M (リードオンリメモリ) 2 および R A M (ランダムアクセスメモリ) 3 を接続して 構成されていた。このような構成では、 C P U 1 が アドレスバス 1 b を介して R O M 2 ない し R A M 3 のアドレスを指定することによりそのアドレスをデータバス 1 a を介してアクセスすることができる。

従来ではアクセスするアドレスは演算により決定された値、ないしは固定値をCPUIがいる。たとえば、RAM3の内容を1番地ずつ個でおいたとえば、RAM3の内容を1番地がの場合にはない場合にはいの独理を行なり場合にはいう処理を行なう場合にはいくない。CPUIに実行させる。

ここでは C P U 1 内のレジスタや、 R A M 3 の 所定番地などに R A M 3 のアドレスを指し示すポ インタを 設定しておく 必要がある。 ステップ S 1 0 ではこのポインタの内容を 1 増加させる。

2

特別昭60-122442(2)

次にステップS11ではCPU1の慎箕用のレジ スタに、そのレジスタの内容とポインタの示すア ドレスの内容を加賀したものを格納する(ここで 「@アドレス」はそのアドレスの内容を示してい る)。 そしてステップS12でレジスタの内容が 所定値aよりも大きいかどうかを比較命令などに より判定し、このステップが肯定されない限りっ ラグによる条件分岐によりステップS10に戻る わけである。

このようなアドレスをインクリメントないしデ クリメントしつつ脳番にメモリをアクセスする処 理は、コンピュータプログラミングにおけるごく 一般的な処理であるが、従来では上配のようにい ちいちポインタを設定しておき、CPU1にそれ をインクリメントさせなければならなかった。し たがって、決まりきったルーチンを習くプログラ マーの手間が余計にかかるとともに、インクリメ ント命令をフェッチし実行する時間が処理時間に 加算されるので、CPU1の負担が大きく処理時 聞が増大する、という欠点がある。これはファク

本発明は以上の点に鑑みてなされたもので、簡

略なプログラミングにより高速なメモリアクセス を行なえる簡単安価なメモリ処理装置を提供する ことを目的とする。

シミリ装置における画像データ処理など、大量の

データをメモリアクセスして処理する整盤では間

[实施例]

脚である。

[自的]

以下、図面に示す実施例に基づいて本発明を詳 細に説明する。ただし、以下では従来例と同一な いし相当する部材には同一符号を付し、その詳細 な説明は省略する。

第2日(A)に本発明のメモリ処理装置の構造 を示す。ここではRAM3にはラッチ8を介して データパス1aを接続する。このラッチ8は CPUiの10(入出力)番地を割り当ててお き、信号級2bを介してCPUlによりセレクト されるようになっている。ナなわち、CPU1は 固定のIOアドレスを有するラッチ8を介して

R A M 3 に対するアクセスを行なう。

一方 RAM3のアドレスパス2cはカウンタ8 の出力に接続されており、カウンタBの入力には 信号線 2 a を介してメモリのリード/ライト信号 が接続されている。カウンタ8はリード/ライト 信号により1ずつインクリメントされ、その出力 により R A M 3 のアドレスを指定するようになっ ている。

また、 R O M 2 はデータバス 1 a およびアドレ スパスIbにより従来阿梅にCPUIに接続され ている.

以上の構成によれば、第2図(B)に示すよう なブログラムにより 第1図(B)に示したのと同 じ動作を行なうことができる。

第2図(B) のステップS20においては、 C P U 1 の演算用のレジスタに、ラッチ 8 に割り 当てられたIOアドレスの内容を加算する。この 演算に含まれるメモリアクセスの以、リード/ラ イト信号によりカウンタ8が1インクリメントさ れるので、その直前のアクセスアドレスより1つ

4

先のアドレスがカウンタ6の出力により指定され る。そして読み出されたデータはラッチ8により ラッチされているので、CPUI側では信号銀 2 b に より I O ア ド レ ス を ア ク セ ス す る だ け で レ ジスタに対する加算を行なうことができる。

ステップS21では第1回(B) のステップ S12におけるのと同様の判断ステップを実行 し、このステップが否定された場合にはステップ S20に戻り、上記の動作を再び行なう。このと きにはリードライト但号によりカウンタBがィン クリメントされるためラッチ8には次のアドレス の内容がラッチされる。したがって、CPU1は 次の R A M 3 のアドレスの内容を演算レジスタに 加算することができる。

以上のようにして自動インクリメントにより RAM3の内容を次々にアクセスして処理するこ とができる。その場合、CPU1は固定のIOァ ドレスを有するラッチ8をアクセスするだけで RAM3の所定アドレスを次々にアクセスできる ので、 怒 1 図 (B) のようなインクリメントス

特開明60-122442(3)

テップを行なう必要がなく、プログラマーの負担を軽減できるとともにCPU1の処理速度を格段に高速化できる。また、ロードないし加算は従来のようなポインタを設定したインデックスアドレッシングを用いることなく、ダイレクトアドレッシングにより行なえるのでプログラムの大きさや、手間の点で非常に有利である。

このような構成は、特にRAM3にインシーンのような構成は、特にRAM3にインシーンのいしデクリメントによりが名称でアクセスすべきデータが名称な力に出れてでは、アクリカをデータが名があり、アドレないのでは、アクリカの他のアドレなななのでは、アクリスをは、アクリスをないのでは、アクリスとは、アクリスとは、アクリスとない、アクリスとない。は、アクリスとないでは、アクリスとは、アクリスとは、アクリスとは、アクリスとは、アクリスとは、アクリスとは、アクリスとない、アクリスとないに、アクリスとないに、アクリスとないに、アクリスとないに、アクリスとないのでは、アクリスをない、アクリスとないに、アクリスとないに、アクリスとないには、アクリスとは、アクリスをは、アクリスをは、アクリスを含む、アクリスを含む、アクリスを含む、アクリスを含むないに、アクリスを含むないに、アクリスを含む、アクリスを含むないに、アクリスを含むないに、アクリスを含むないには、アクリスを含むないには、アクリスを含むないには、アクリスを含むないには、アクリスを表している。

7

能である。第3回の構成は、特にファクシミリ装置などにおけるMR(モデファイドリード)符号化などの2次元データ圧縮に必須なメモリの順次高速アクセスを行なう際に非常に有利である。
[効 果]

以上の説明から明らかなように、本発明によれば、制御装置によりメモリ内容を開次によったを関によるという。前記前記制御されるウメモリリードンライト信号により制御されるのウンタ手段により前記メモリのアドレスを指定したシモリアクセスを行なう構成を採用しているようには、簡単なプログラミング、小さな使れたメモリ処理装置を提供することができる。

4. 図面の簡単な説明

第1図(A)は従来のメモリ処理装置の構成を示すプロック図、第1図(B)は第1図(A)におけるプログラミングを説明するフローチャート図、第2図(A)は本発明のメモリ処理装置の一実施例を示すプロック図、第2図(B)は第2

なく、 R A M 3 に対する書き込み動作を行なうようにもできる。

第 2 図(A)、(B)に示した実施例ではRAMを1つしか例示しなかったが、CPU1に2つ以上のRAM3を接続する場合には第3回のような 樹成 が考えられる。ここでは RAMはRAM3 aがよび 3 bの2つが設けられている。RAM3 a、3 bのアドレスバス2 c はそれぞれカウンタ Ba、6 bの出力に接続されている。RAM3 a、3 bのデータバスに接続されたラッチ8 a、8 b はそれぞれ信号線 2 d および 2 e を介してセレクトされるようになっている。

カウンタ B a ないし B b のインクリメントあるいはデクリメントは、アンドゲート 1 0 . 1 1 により借号線 2 a のリード/ライト信号と、上記の信号線 2 d 、 2 e のセレクト信号の論理 積をとって行なっている。

このような構成によれば、従来行なっていた 2 つのインクリメント助作を省略できるので、簡 易なプログラミングにより、より高速な処理が可

8

図 (A) におけるプログラミングの一例を示すフローチャート 図、第3 図は本発明のメモリ処理装置の異なる実施例を示すプロック図である。

1 ... C P U 2 ... R O M

3 、 3 a 、 3 b … R A M 6 、 6 a 、 6 b … カウンタ 8 、 8 a 、 8 b … ラッチ 1 0 、 1 1 … アンドゲート

> 特許出願人 キャノン株式会社 代理人 弁理士 加藤 卓



9

